Transistörleri küçültmek yerine sinyal iletim süresini azaltmayı temel alan yeni yaklaşımın. Ayrıca yapay zeka ve dijital dünyanın artan işlem gücü ihtiyacına yanıt vermeyi hedefleyen Tau Ölçekleme Yasası'nı tanıttı.
Transistör yoğunluğunu artırırken sinyal iletim süresini sürekli azaltmayı hedefliyor. İlk bilgilerde 2026 IEEE Uluslararası Devreler ve Sistemler Sempozyumu (ISCAS) kapsamında yarı iletken sektörünün geleceğine yön vermeyi hedefleyen yeni prensibi Tau Ölçekleme Yasası nı tanıttı. Şirketten yapılan açıklamaya göre Tau Ölçekleme Yasası vurgusu öne çıktı.
Böylece yapay zeka ve dijital dünyanın giderek artan işlem gücü ihtiyacına yönelik yeni bir yaklaşım sunuluyor. Buna paralel olarak transistörleri küçültmek yerine sinyalin bir noktadan diğerine ulaşma süresini kısaltmayı esas alıyor.
Bu prensibe dayanan LogicFolding gibi yeni teknolojilerle sektöre farklı bir gelişim modeli sunduğunu dile getirdi. Ayrıca uzun yıllardır sektörün temel yaklaşımı olan transistörü ne kadar küçültürsek o kadar iyi anlayışının yerine yeni bir bakış açısı getirdiğini dile getirdi.
Sinyalin transistörler arasında dolaşım süresini azaltmak amacıyla cihazdan sisteme kadar uzanan dört katmanda eşzamanlı optimizasyon sağlayan bir yapı geliştirdi. En alt katmanda transistörlerin ve bağlantıların elektriksel direnci ile parazit etkileri azaltılarak sinyalin fiziksel hareketi hızlandırılıyor.
Bir üst katmanda kullanılan LogicFolding mimarisi ise geleneksel devre düzeninin fiziksel sınırlarını aşarak kritik bağlantı yollarını kısaltıyor. Böylece hem transistör yoğunluğu hem de devre performansı önemli ölçüde artırılıyor.
